El mercat de l'electrònica actual requereix la integració de múltiples funcions d'alta velocitat en plaques de circuits impresos miniaturitzats (PCBS) en una sola placa, el que porta els dissenyadors a col·locar el cablejat molt a prop per optimitzar l'embalatge i l'espai. Aquesta proximitat pot provocar un acoblament inesperat de camps electromagnètics, un fenomen conegut com a diafonia (vegeu la figura 1).

Figura 1: Representació gràfica de línies adjacents en un PCB amb possibles problemes de diafonia.

Tot i que l'embalatge d'alta densitat és inevitable, determinades regles de disseny de PCB relacionades amb el cablejat a la PCB no s'han de violar per evitar possibles problemes de diafonía i interferències electromagnètiques/compatibilitat (EMI/EMC).

(A les seccions següents, la frase "xarxa crítica" es refereix a aquelles línies de dades/rellotge d'alta velocitat, línies de sensor importants, etc., en una PCB, depenent de l'aplicació de la PCB.)

Regla 1: xarxes clau a prop de xarxes d'E/S

És important mirar el cablejat de la xarxa crítica associada a les línies d'E/S, perquè el soroll es pot acoblar fàcilment a la placa a través d'aquestes línies d'E/S que entren i surten de la PCB (vegeu la figura 2) o es pot portar a la placa. altres taules.

Figura 2: Diagrama esquemàtic d'un escenari on la xarxa crítica i la xarxa d'E/S estan connectades entre si.

Qualsevol soroll que entri a la placa a través de la línia d'E/S té el potencial d'acoblar-se a la xarxa crítica que transporta senyals de dades/rellotge importants, que és bàsicament un problema d'immunitat de PCB (figura 3A). D'una manera similar, qualsevol senyal d'alta velocitat transportat per la xarxa crítica es pot acoblar a la xarxa d'E/S i, finalment, transmetre al món exterior i a altres mòduls del sistema mitjançant línies d'E/S fora de la placa. En principi, això seria un problema de radiació per al PCB (figura 3B).

Figures 3A (esquerra) i 3B: problemes potencials d'EMI/EMC causats per la proximitat de xarxes crítiques i d'E/S

Regla 2: Longitud de traça crítica exposada

En PCBS d'alta velocitat de longitud d'ona curta (& GT; 100 MHz), la longitud elèctrica de qualsevol xarxa crítica (vegeu la figura 4a) és suficient per convertir-la en una font eficaç de radiació, especialment quan s'exposa a les capes superior o inferior. Aquesta radiació no desitjada es pot acoblar a qualsevol cable adjacent, fins i tot a un cable d'un dispositiu proper al cable. Recomanem enterrar la xarxa crítica entre els plans sòlids de la capa interna del PCB, tal com es mostra a la figura 4b. Això ajuda a segellar el camp de la línia i evitar qualsevol acoblament no desitjat en forma de diafonia o EMI. Si aquestes xarxes crítiques s'han d'exposar a la capa exterior, la longitud de la part exposada hauria de ser el més petita possible. Això és degut a que com més curta sigui la longitud dels cables exposats, menys radiació emeten, perquè si fossin elèctricament petits, serien antenes ineficients.

Figs. 4A (esquerra) i B: Esquemes de xarxes crítiques exposades o tancades entre plans

Regla 3: concordança de xarxa de diferències crítiques

En teoria, els parells diferencials transmeten senyals d'igual mida però de polaritat oposada, perquè l'EMI produït per ells s'anul·la mútuament o és insignificant. Tanmateix, això només funciona si les línies de la parella són de la mateixa longitud i tan a prop entre si com sigui possible. La violació d'algun d'aquests pot causar problemes de soroll en mode comú i EMI. Això és de gran preocupació, especialment per a xarxes diferencials que transporten senyals crítics d'alta freqüència, perquè l'EMI augmenta la freqüència dels senyals transportats. La figura 5 mostra diversos exemples de cablejat de la manera correcta/incorrecta dels parells de diferències crítiques entre el paquet IC i els punts de sortida (connectors) de la placa de circuit.

Figura 5: camí actual de retorn amb divisió al pla de referència

Concordança de xarxa de Diferències Crítiques: Simulació i relació amb els requisits reals de la prova

A l'exemple de PCB de les figures 6A i 6b, tenim un cas senzill en què els parells diferencials es connecten a la PCB de dues maneres diferents: simètrica i asimètrica. En ambdós casos, en SIwave, són excitats en un extrem per una font de tensió diferencial i connectats a l'altre extrem per una càrrega.

Figures 6A (esquerra) i B: exemples de parells diferencials per al cablejat en una PCB

Realitzem anàlisis de camp proper en ambdós casos. En PCBS amb cablejat simètric de parell diferencial, el nivell de camp proper és més baix que en el cablejat asimètric, tal com es mostra a les Figs. 7A i 7b.

Figs. 7a (esquerra) i B: camp proper a 597.45 MHz amb xarxes de parells de diferències simètriques i asimètriques

Suposem que volem provar el PCB d'acord amb els requisits d'emissió radiant de la normativa EMI/EMC AIS 004 (a l'Índia) o UNECE R10 (a Europa). La figura 8 mostra una anàlisi comparativa del camp llunyà simulat a una distància d'1 m de la PCB en el rang de freqüència de 30 MHz -- 1 GHz. Tingueu en compte que el cas dels parells de diferències asimètriques augmenta el nivell d'emissió entre 8 i 10 dB i també provoca l'incompliment de 563.50 MHz i freqüències superiors.

Figura 8: Comparació de la radiació d'1 m

La simulació de SIwave a nivell de PCB permet la identificació primerenca d'aquests problemes d'EMI, que poden ajudar a optimitzar els PCBS abans que es dissenyin per a proves físiques i fins i tot simulacions de nivell superior.

Exempció de responsabilitat: aquest article es reimprimeix de "bosc electrònic", aquest article només representa les opinions personals de l'autor, no representa les opinions de Sakwei i la indústria, només es reprodueix i es comparteix, dóna suport a la protecció dels drets de propietat intel·lectual, si us plau indiqueu la font original. i autor, si hi ha una infracció, poseu-vos en contacte amb nosaltres per eliminar-lo.